Searching PAJ Page 1 of 2

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-085108

(43) Date of publication of application: 25.03.1994

(51)Int.Cl.

H01L 23/15 H01L 23/12 H05K 3/46

(21)Application number: 04-230994

(71)Applicant: KYOCERA CORP

(22)Date of filing:

31.08.1992

(72)Inventor: YOMO KUNIHIDE


KUBOTA TAKESHI FURUSAWA AKIRA

### (54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To block a decrease in insulation resistance of a high dielectric layer between electrode layers and to enable leakage current from leaking out between electrode layers by making an electrode layer consist mainly of the same material as that of a high permittivity dative agent.

CONSTITUTION: An alumina powder 82wt.%, a sinter assistant of total 8wt.% SiO2, CaO, MgO, and a high permittivity dative agent 10wt.% made of W, MO are mixed and added with binder and toluene to form into a sheet, so that a high dielectric layer 11 molding. Throughholes are formed in an insulation layer 13 formed by adding an alumina powder 92wt.%, a sinter assistant of total 8wt% SiO2, CaO, MgO, binder, and



toluene to form into a sheet and in the high dielectric layer 11 molding; these are filled with a high melting point metal paste. Therefore, the top and bottom faces of the high dielectric layer 11 molding are coated with an electrode layer 15 paste containing 98wt.% of the same material as that of its high permittivity dative agent and 2wt.% of an additive, so that this paste can maintain a high permittivity by intervening between the insulation layers 13 moldings.

Searching PAJ Page 2 of 2

### **LEGAL STATUS**

[Date of request for examination]

25.03.1996

[Date of sending the examiner's decision of

09.06.1998

rejection]

[Kind of final disposal of application other than

the examiner's decision of rejection or

application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's

decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

#### **CLAIMS**

### [Claim(s)]

[Claim 1] The nature wiring substrate of a multilayer alumina with which said electrode layer is characterized by using the same ingredient as said high dielectric constant grant agent as a principal component in the nature wiring substrate of a multilayer alumina which comes to infix the high dielectric layer which made the high dielectric constant grant agent which the electrode layer of a pair which becomes both sides from W or Mo is formed between the insulating layers which use an alumina as a principal component, and consists of W or Mo into an alumina contain.

[Claim 2] Between the insulating layers which use an alumina as a principal component, the electrode layer of a pair which becomes both sides from W or Mo is formed. And it sets to the nature wiring substrate of a multilayer alumina which comes to infix into an alumina the high dielectric layer which made the high dielectric constant grant agent which consists of W or Mo contain. The nature wiring substrate of a multilayer alumina characterized by for said electrode layer having used Mo as the principal component when said high dielectric constant grant agent was W, or for said electrode layer using W as a principal component when said high dielectric constant grant agent is Mo, and setting said thickness of a high dielectric layer to 30 micrometers or more.

[Claim 3] The package for semiconductor device receipt said whose electrode layer is characterized by using the same ingredient as said high dielectric constant grant agent as a principal component in the package for semiconductor device receipt which comes to infix the high dielectric layer which made the high dielectric constant grant agent which the electrode layer of a pair which becomes both sides from W or Mo is formed between the insulating layers which use an alumina as a principal component, and consists of W or Mo into an alumina contain.

[Claim 4] Between the insulating layers which use an alumina as a principal component, the electrode layer of a pair which becomes both sides from W or Mo is formed. And it sets in the package for semiconductor device receipt which comes to infix into an alumina the high dielectric layer which made the high dielectric constant grant agent which consists of W or Mo contain. The package for semiconductor device receipt characterized by for said electrode layer having used Mo as the principal component when said high dielectric constant grant agent was W, or for said electrode layer using W as a principal component when said high dielectric constant grant agent is Mo, and setting said thickness of a high dielectric layer to 30 micrometers or more.

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

#### DETAILED DESCRIPTION

# [Detailed Description of the Invention]

[Industrial Application] This invention relates to the nature wiring substrate of a multilayer alumina and the package for semiconductor device receipt which have a high dielectric constant layer inside.

[Description of the Prior Art] With the package for the conventional, for example, semiconductor device, receipt, since a semiconductor IC (integrated circuit) tends to have produced malfunction by the outpatient department noise or spurious radiation, by inserting a ceramic condenser with the capacity of about 30-100 micro F between the earth side a power-source side, it absorbed the noise and had prevented malfunction. Since this capacitor was conventionally connected by external [ different from a package ], improvement in packaging density was not able to be aimed at.

[0003] As what solved such a fault, the package for semiconductor device receipt which infixed the high dielectric layer which the high dielectric constant grant agent which the electrode layer of a pair which becomes both sides from W or Mo is formed between the insulating layers which use an alumina as a principal component, and consists of W or Mo into an alumina contained is known conventionally (refer to JP,62-169461,A). With such a package for semiconductor device receipt, the dielectric constant of a high dielectric constant layer can be improved by adding W or Mo in an alumina.

[0004] Moreover, the nature wiring substrate of a multilayer alumina which infixed the high dielectric layer which the high dielectric constant grant agent which the electrode layer of a pair which applies or prints and becomes both sides about the paste which uses refractory metals, such as W or Mo, as a principal component so that it may be indicated by JP,3-87091,A is formed, and consists of W or Mo into an alumina contained as a nature wiring substrate of a multilayer alumina between the insulating layers which use an alumina as a principal component, for example is known.

[Problem(s) to be Solved by the Invention] however, with such a nature wiring substrate of a multilayer alumina and a package for semiconductor device receipt When W and a high dielectric constant grant agent are Mo, the case where an electrode stratification ingredient is [ Mo and a high dielectric constant grant agent ] W when an electrode stratification ingredient differs from a high dielectric constant grant agent, and an electrode stratification ingredient The electrode stratification ingredient in an electrode layer was spread in the high dielectric layer, inter-electrode insulation resistance fell, and when remarkable, there was a possibility that inter-electrode might result short.

[0006] It is thought that it is because W and Mo carry out all rate dissolution when, as for this, a high dielectric constant grant agent differs from an electrode stratification ingredient, and the solid solution is easily formed when it contacts. Moreover, when a high dielectric constant grant agent differs from an electrode stratification ingredient, it is thought that it is because an electrode stratification ingredient carries out dissolution diffusion and forms the solid solution in the grain boundary phase of a high dielectric layer also by non-contact especially.

http://www4.ipdl.ncipi.go.jp/cgi-bin/tran web cgi ejje

[Means for Solving the Problem] As a result of fully inquiring to such a trouble, by constituting the electrode stratification ingredient which forms an electrode layer, and the high dielectric constant grant agent in a high dielectric layer with the same ingredient, this invention person etc. could prevent W from an electrode layer to the inside of a high dielectric layer, and diffusion of Mo, and resulted that the insulation of a high dielectric layer could be held in a header and this invention.

[0008] Moreover, even when the electrode stratification ingredients W and Mo which form an electrode layer, and an ingredient which is different in the high dielectric constant grant agents W and Mo constituted, this invention person etc. could prevent W from an electrode layer to beyond a predetermined value, then the whole high dielectric layer, and diffusion of Mo for the thickness of a high dielectric layer, and resulted that the insulation of a high dielectric constant layer could be held in a header and this invention.

[0009] That is, in the nature wiring substrate of a multilayer alumina with which the nature wiring substrate of a multilayer alumina of this invention comes to infix the high dielectric layer which made the high dielectric constant grant agent which the electrode layer of a pair which becomes both sides from W or Mo is formed between the insulating layers which use an alumina as a principal component, and consists of W or Mo into an alumina contain, said electrode layer is using the same ingredient as said high dielectric constant grant agent as the principal component. Moreover, when said electrode layer uses Mo as a principal component when an electrode layer uses a different ingredient from a high dielectric constant grant agent as a principal component (i.e., when said high dielectric constant grant agent is W), or said high dielectric constant grant agent is Mo and said electrode layer uses W as a principal component, it becomes considering said thickness of a high dielectric layer as 30 micrometers or more.

[0010] Furthermore, with the package for semiconductor device receipt of this invention, said electrode layer is using the same ingredient as said high dielectric constant grant agent as the principal component in the package for semiconductor device receipt which comes to infix the high dielectric layer which made the high dielectric constant grant agent which the electrode layer of a pair which becomes both sides from W or Mo is formed between the insulating layers which use an alumina as a principal component, and consists of W or Mo into an alumina contain. Moreover, when said electrode layer uses Mo as a principal component when an electrode layer uses a different ingredient from a high dielectric constant grant agent as a principal component (i.e., when said high dielectric constant grant agent is W), or said high dielectric constant grant agent is Mo and said electrode layer uses W as a principal component, it becomes considering said thickness of a high dielectric layer as 30 micrometers or more. [0011] Although there are W and Mo and there are W and Mo as a high dielectric constant grant agent as an ingredient which forms an electrode layer with the nature wiring substrate of a multilayer alumina of this invention, and the package for semiconductor device receipt According to this invention, importantly [constituting an electrode stratification ingredient and a high dielectric constant grant agent with the same ingredient ], when the high dielectric constant grant agent of a high dielectric layer is W, an electrode layer consists of W, and when the high dielectric constant grant agent of a high dielectric layer is Mo, an electrode layer consists of Mo.

[0012] Moreover, when said electrode layer uses Mo as a principal component when an electrode stratification ingredient and an ingredient which is different in a high dielectric constant grant agent constitute according to this invention (i.e., when said high dielectric constant grant agent is W), or said high dielectric constant grant agent is Mo and said electrode layer uses W as a principal component, it is important to set thickness of a high dielectric layer to 30 micrometers or more.

[0013] Between the insulating layers which use an alumina as a principal component, such a nature wiring substrate of a multilayer alumina and a package for semiconductor device receipt infix a high dielectric layer, are constituted, are the following, and are made and formed.

[0014] namely, alumina powder with a particle size of 5 micrometers or less -- 88 - 96 % of the weight, SiO2 and MgO, and Y2 O3 etc. -- sintering acid, such as a rare-earth-elements oxide and alkaline earth metal, with 4 - 12 % of the weight Addition mixing of the coloring matters, such as Fe 2O3, Cr 2O3, MnO, TiO2, Mo, or W, is carried out 0.5 to 5% of the weight if needed. To this for example After

adding binders, such as butyral and an acrylic, and carrying out addition mixing of the solvents, such as toluene, further, it sheet-izes in thickness of 0.2-1mm by well-known approaches, such as a doctor blade method.

[0015] Two or more laminatings of such a green sheet are carried out, and an insulating-layer Plastic solid is created.

[0016] The high dielectric constant grant agent which becomes 67 - 87 % of the weight from W and Mo about alumina powder with a particle size of 5 micrometers or less Moreover, 10 - 30 % of the weight, SiO2, MgO, and Y2 O3 etc. -- sintering acid, such as a rare-earth-elements oxide and alkaline earth metal, with 3 - 11 % of the weight Addition mixing of the coloring matters, such as Fe 2O3, Cr 2O3, MnO, TiO2, Mo, or W, is carried out 0.4 to 4.5% of the weight if needed. To this for example After adding binders, such as butyral and an acrylic, and carrying out addition mixing of the solvents, such as toluene, further, by well-known approaches, such as a doctor blade method, it sheet-izes in thickness of 20-60 micrometers, and a high dielectric layer Plastic solid is created.

[0017] It is because it is in the inclination for the insulation resistance between electrode layers to become large when [ than 30 % of the weight ] more [ the effectiveness of the improvement in a dielectric constant is small when there is having added / less / the high dielectric constant grant agent ten to 30% of the weight than 10 % of the weight, and ].

[0018] And a through hole is formed in this high dielectric layer Plastic solid and an insulating-layer Plastic solid, and it is filled up with refractory metal pastes, such as W and Mo. Then, the electrode layer paste which comes to carry out aluminum 2O3, SiO2, alkaline earth metal, a rare earth metal, its compound, etc. addition content of the same ingredient as the high dielectric constant grant agent of a high dielectric layer Plastic solid zero to 10% of the weight 90 to 100% of the weight if needed is applied to the vertical side of a high dielectric layer Plastic solid.

[0019] In addition, in the above-mentioned means, when an electrode stratification ingredient and an ingredient which is different in a high dielectric constant grant agent constitute, the thickness of a high dielectric layer Plastic solid is set up so that the thickness of a high dielectric layer may be set to 30 micrometers or more.

[0020] And the high dielectric layer Plastic solid with which the electrode layer paste was applied is infixed between insulating-layer Plastic solids, and is pressurized and stuck by pressure by the predetermined pressure. Then, the nature wiring substrate of a multilayer alumina and the package for semiconductor device receipt with which the dielectric layer and the electrode layer were infixed between insulating layers are obtained by usually calcinating in 1400-1700 degrees C in the humidified nitrogen and hydrogen mixed gas (reducing atmosphere) for 1 to 2 hours.

[0021] In addition, a high dielectric layer Plastic solid creates two or more above sheets, may carry out the laminating of the electrode layer which consists of these sheets and refractory metals, such as W and Mo, by turns, and may constitute it. In such a case, improvement in electrostatic capacity can be aimed at.

### [0022]

[Function] With the nature wiring substrate of a multilayer alumina of this invention, and the package for semiconductor device receipt, while all rate dissolution of W and Mo cannot be found and the refractory metals W and Mo in an electrode layer do not diffuse it in a high dielectric layer, since the same ingredient as a high dielectric constant grant agent constituted the electrode layer, and preventing the fall of the inter-electrode insulation resistance of a high dielectric layer, it becomes possible to prevent the leakage current between electrode layers.

[0023] Moreover, while the electrode stratification ingredients W and Mo are not spread in the whole high dielectric layer and preventing the fall of inter-electrode insulation resistance since thickness of a high dielectric layer was set to 30 micrometers or more although the electrode stratification ingredients W and Mo in an electrode layer are diffused in a high dielectric layer when a different ingredient from a high dielectric constant grant agent constitutes an electrode layer from this invention, it becomes possible to prevent inter-electrode leakage current.

[0024] Hereafter, the following example explains this invention.

### [0025]

[Example] The nature wiring substrate of a multilayer alumina of this invention is explained to a detail using a drawing.

[0026] <u>Drawing 1</u> shows drawing of longitudinal section of the nature wiring substrate of a multilayer alumina of this invention. In drawing, the nature wiring substrate of a multilayer alumina consists of a high dielectric layer 11 and an insulator layer 13 by which the laminating was carried out so that this high dielectric layer 11 might be pinched. The electrode layer 15 is formed in the upper and lower sides of the high dielectric layer 11.

[0027] The high dielectric layer 11 is first obtained by creating a high dielectric layer Plastic solid. [0028] After adding the high dielectric constant grant agent which becomes a total of 8 % of the weight from W and Mo about SiO2, CaO, and MgO considering alumina powder with a particle size of 3 micrometers as 82 % of the weight and sintering acid 10% of the weight as raw material powder, mixing, adding the binder which becomes this from butyral and carrying out addition mixing of the toluene further, it sheet-izes with a doctor blade method, and a high dielectric layer Plastic solid is acquired.

[0029] After, adding the binder which becomes a total of 8 % of the weight from butyral about SiO2, CaO, and MgO in an insulating-layer Plastic solid considering alumina powder with a particle size of 3 micrometers as 92 % of the weight and sintering acid on the other hand and carrying out addition mixing of the toluene further, it sheet-izes with a doctor blade method, and an insulating-layer Plastic solid is created. And a through hole is formed in a high dielectric layer Plastic solid and an insulating-layer Plastic solid, and it is filled up with refractory metal pastes, such as W and Mo.

[0030] Then, the electrode layer paste which comes to contain the additive which uses 98 % of the weight and an alumina as a principal component for the same ingredients W and Mo as the high dielectric constant grant agent of a high dielectric layer Plastic solid 2% of the weight is screen-stenciled to the vertical side of a high dielectric layer Plastic solid, and an electrode layer is formed in it. [0031] And the high dielectric layer Plastic solid with which the electrode layer paste was applied is infixed between insulating-layer Plastic solids. Then, in the humidified nitrogen and hydrogen mixed gas (reducing atmosphere), in 1400 degrees C, it usually calcinates for 2 hours, and the nature wiring substrate of a multilayer alumina of this invention is obtained.

[0032] By the way, that the effectiveness of this invention should be checked, this invention person etc. changed the class of high dielectric constant grant agent of a high dielectric layer Plastic solid, and the ingredient of an amount and an electrode layer, and measured the leakage current between electrode layers, and electrostatic capacity. This experimental result is shown in Table 1. [0033]

[Table 1]

試料 No,	電極層		体層中の高 対与剤(wt%	リーク電流 (A)	静電容量 (nF)
* 1	W	Мо	10	>5 ×10 <sup>-6</sup>	測定不能
* 2	W	Mo	20	>5 ×10 <sup>-6</sup>	測定不能
* 3	Mo	W	10	>5 ×10 <sup>-6</sup>	測定不能
* 4	Мо	W	20	>5 ×10 <sup>-6</sup>	測定不能
5	W	W	10	2.3 ×10 <sup>-9</sup>	3. 1
6	W	W	20	$2.7 \times 10^{-9}$	3. 6
7	W	W	30	3.3 ×10 <sup>-9</sup>	4. 2
8	Мо	Мо	10	2.8 ×10 <sup>-9</sup>	3. 4
9	Мо	Мо	15	3.4 ×10 <sup>-8</sup>	4. 1
10	Мо	Мо	20	5.9 ×10 <sup>-9</sup>	5. 6

\*印は本発明の範囲外の試料を示す。 尚、電極層は主成分のみを示している。

[0034] In addition, in the above-mentioned example, the electrode configuration was set to 25mmx25mmx6micrometer, and it considered as the thickness of 25 micrometers of a high dielectric layer. Moreover, electrostatic capacity was performed using the Q meter (Y. H.P4342A), and was measured in 25 degrees C on condition that 1MHz and 1.0Vrm.

[0035] When an electrode layer was formed with the same ingredient as the high dielectric constant grant agent of a high dielectric layer as a result of this table 1, electrostatic capacity was also high, leakage current was small, but when an electrode layer was formed with a different ingredient, leakage current became more than 5x10-6A, and electrostatic capacity became measurement impossible. In addition, when the thickness of a high dielectric layer of the sample which constituted the electrode layer from a different ingredient from a high dielectric constant grant agent was measured, all were 10-20 micrometers.

[0036] Moreover, although there are some which set the high dielectric layer to 30 micrometers or more while constituting an electrode layer from a different ingredient from the high dielectric constant grant agent of a high dielectric layer Plastic solid as this invention As this example, a different ingredient from the high dielectric constant grant agent of a high dielectric layer Plastic solid 98 % of the weight, It is the same as that of the above-mentioned example except the point which uses the electrode layer paste which comes to contain the additive which uses an alumina as a principal component 2% of the weight, and the point which creates a high dielectric layer Plastic solid so that a high dielectric layer may be set to 30 micrometers or more.

[0037] And that this effect of the invention should be checked, this invention person etc. changed the class of high dielectric constant grant agent of a high dielectric layer Plastic solid, the ingredient of an amount and an electrode layer, and the thickness of a high dielectric layer, and measured the leakage current between electrode layers, and electrostatic capacity. This experimental result is shown in Table 2.

[0038] [Table 2]

試料 No,	電極層		体層中の高 付与剤(wt%	誘電体厚 み (μm)	リーク電流 (A)	静電容量 (nF)
* 1	W	Мо	15	20	>5 ×10 <sup>-6</sup>	測定不能
2	W	Мо	15	30	5 ×10 <sup>-9</sup>	5. 2
3	W	Мо	15	40	3.3 ×10 <sup>-8</sup>	3.9
4	W	Мо	15	50	2.1 ×10 <sup>-9</sup>	3. 1
<b>*</b> 5	Мо	W	20	20	>5 ×10 <sup>-6</sup>	測定不能
6	Мо	w	20	30	4.0 ×10 <sup>-9</sup>	3. 1
7	Мο	W	20	40	2.4 ×10 <sup>-9</sup>	2.5
8	Мо	W	20	50	1.7 ×10 <sup>-9</sup>	2. 0

\*印は本発明の範囲外の試料を示す。 尚、電極層は主成分のみを示している。

[0039] In addition, in the above-mentioned example, the electrode configuration was set to 25mmx25mmx6micrometer, and it considered as the thickness of 25 micrometers of a high dielectric layer. Moreover, each sample only changes Ingredients W and Mo and the thickness of a high dielectric layer, and other conditions are the same.

[0040] When an electrode layer was formed with a different ingredient from the high dielectric constant grant agent of a high dielectric layer as a result of this table 2 and thickness of a high dielectric layer was set to 30 micrometers or more, electrostatic capacity was also large and leakage current was small. On the other hand, when the thickness of a high dielectric layer was thinner than 30 micrometers, leakage current became more than 5x10-6A, and electrostatic capacity became measurement impossible. [0041] Moreover, in the above-mentioned example, although the nature wiring substrate of a multilayer alumina was explained, the package for semiconductor device receipt can also be formed by the almost same approach.

[0042] In addition, as a package for semiconductor device receipt, there is a configuration as shown in drawing 2 - drawing 7. Drawing 2 - drawing 6 are pin grid array (PGA) type packages, and drawing 7 is a flat package.

[0043] As for the package of <u>drawing 2</u>, the inferior surface of tongue and the top electrode layer 23 of a semiconductor device 21 are connected with conductor material, and the bottom electrode layer 25 is connected with the semiconductor device 21 by the through hole.

[0044] Under the semiconductor device 21, as for the package of <u>drawing 3</u>, the laminating of the high dielectric layer 27 and the electrode layer 29 is carried out by turns, and these electrode layers 29 are connected with the semiconductor device 21 by the through hole.

[0045] Under the semiconductor device 21, as for the package of <u>drawing 4</u>, the electrode layer 29 is formed at the upper and lower sides of the high dielectric layer 27, and these electrode layers 29 are connected with the semiconductor device 21 by the through hole.

[0046] The through hole which these electrode layers 29 were connected with the semiconductor device 21 by the through hole by forming the electrode layer 29 up and down, and the pin 31 was further fixed to the inferior surface of tongue, and passed the package of <u>drawing 5</u> in the condition of the high dielectric layer 27 of not contacting the electrode layer 29, at these pins 31 under the semiconductor device 21 is connected.

[0047] As for the package of <u>drawing 6</u>, the laminating of the high dielectric layer 27 and the electrode layer 29 is carried out by turns, these electrode layers 29 are connected with a semiconductor device 21

by the through hole, and the semiconductor device 21 is being further fixed to the heat sink 33. [0048] The package of <u>drawing 7</u> is a flat package, the laminating of the high dielectric layer 27 and the electrode layer 29 is carried out by turns, and these electrode layers 29 are connected with the semiconductor device 21 by the through hole. [0049]

[Effect of the Invention] With the nature wiring substrate of a multilayer alumina of this invention, and the package for semiconductor device receipt, since the electrode layer was formed with the same ingredient as a high dielectric constant grant agent, the refractory metals W and Mo in an electrode layer cannot be spread in a high dielectric constant layer, the fall of inter-electrode insulation resistance can be prevented, and a high dielectric constant can be held, as explained in full detail above.

[0050] Moreover, although the electrode stratification ingredients W and Mo in an electrode layer will be diffused in a high dielectric layer with the nature wiring substrate of a multilayer alumina of this invention, and the package for semiconductor device receipt if an electrode layer is formed with a different ingredient from a high dielectric constant grant agent Since thickness of a high dielectric layer was set to 30 micrometers or more, the electrode stratification ingredients W and Mo cannot be spread in the whole high dielectric constant layer, the fall of inter-electrode insulation resistance can be prevented, and a high dielectric constant can be held.

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

### DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is drawing of longitudinal section showing the nature wiring substrate of a multilayer alumina of this invention.

[Drawing 2] It is drawing of longitudinal section showing the example of the package for semiconductor device receipt of this invention.

[Drawing 3] It is drawing of longitudinal section showing other examples of the package for semiconductor device receipt of this invention.

[Drawing 4] It is drawing of longitudinal section showing the example of further others of the package for semiconductor device receipt of this invention.

[<u>Drawing 5</u>] It is drawing of longitudinal section showing the example of further others of the package for semiconductor device receipt of this invention.

[Drawing 6] It is drawing of longitudinal section showing the example of further others of the package for semiconductor device receipt of this invention.

[Drawing 7] It is drawing of longitudinal section showing the example of the package for semiconductor device receipt of the flat mold of this invention.

[Description of Notations]

11 27 Quantity dielectric layer


13 Insulator Layer


15, 23, 25, 29 Electrode layer


JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.


### **DRAWINGS**










[Drawing 4]









(19)日本国特許庁 (JP)

### (12) 公開特許公報(A)

(11)特許出願公開番号

### 特開平6-85108

(43)公開日 平成6年(1994)3月25日


(51)Int.CL <sup>5</sup> H 0 1 L 23/15 23/12	簽別記号	庁内整理番号	F I		技術表示箇所
H 0 5 K 3/46	H	6921 - 4E 9355 - 4M 9356 - 4M	H01L 客室請求 未請求	23/ 14 C 23/ 12 N 対 請求項の数 4 (全 7 頁)	ſ
(21)出願番号	特類平4-230994		(71)出願人	000006633 京セラ鉄式会社	
(22)出頭目	平成 4 年(1992) 8 月31日 京都府 の22	京都府京都市山科区東野北	7 京都市山科区京野北井ノ上町 5 番地		
			(72) 発明者	四方 邦英 庭児島県国分市山下町 1 巻 式会社総合研究所内	:4号 京セラ株
			(72)発明者	窪田 武志 魔児島県国分市山下町(巻 式会社題児島国分工場内	-1号 泉セラ洙
			(72)勞明者	古净 明 應規島県田分市山下町 1 档式会社総合研究所内	:1号 泉セラ緋

(54) 【発明の名称 】 多層アルミナ質配線基板及び半導体素子収納用パッケージ

### (57)【要約】

【緯成】アルミナを主成分とする絶縁層13間に、両側 に一対の電極層 15, 23, 25, 29 が形成され、か つ、アルミナ中に高誘電率付与剤を含有する高誘電体層 11.27を介装してなり、電極層15,23,25, 29が、高誘電率付与剤を同一材料を主成分とするもの である。また、電極層15、23,25,29が、高誘 電率付与剤と異なる材料を主成分とする場合には、高誘 電体層11,27の厚みを30μm以上とする。

【効果】電電極間の絶縁抵抗の低下を阻止することがで き、高誘電率を保持することができる。



(2)

### 【特許請求の範囲】

【請求項1】アルミナを主成分とする絶縁層間に、両側 にW載いはMioからなる一対の電極層が形成され、か つ、アルミナ中にW或いはMoからなる高誘電率付与剤 を含有させた高誘電体層を介装してなる多層アルミナ質 配線基板において、前記電極層が、前記高誘電率付与剤 と同一材料を主成分とすることを特徴とする多層アルミ ケ質配線基板。

【讀求項2】アルミナを主成分とする絶縁層間に、両側 にW或いはMioからなる一対の電極層が形成され、か つ、アルミナ中にW或いはMoからなる高誘電率付与剤 を含有させた高誘電体層を介装してなる多層アルミナ質 配線基板において、前記高誘電率付与剤がWの場合前記 電極層がMioを主成分とし、或いは前記高誘電率付与剤 がMioの場合前記賞極層がWを主成分とするものであっ て、前記高誘電体層の厚みを30μm以上としたことを 特徴とする多層アルミナ質配線基板。

【請求項3】アルミナを主成分とする絶縁層間に、両側 にW或いはMoからなる一対の電極層が形成され、か を含有させた高誘電体層を介装してなる半導体素子収納 用バッケージにおいて、前記電極層が、前記高誘電率付 与剤と同一材料を主成分とすることを特徴とする半導体 素子収納用バッケージ。

【請求項4】アルミナを主成分とする絶縁層間に、両側 にW或いはMoからなる一対の電極層が形成され、か つ。アルミナ中にVI或いはMioからなる高誘電率付与剤 を含有させた高誘電体層を介装してなる半導体素子収納 用バッケージにおいて、前記高誘電率付与剤がWの場合 前記電極層がMoを主成分とし、軟いは前記高誘電率付 30 考えられる。 与剤がM o の場合前記電極層がWを主成分とするもので あって、前記高誘電体層の厚みを30μm以上としたこ とを特徴とする半導体素子収納用バッケージ。

### 【発明の詳細な説明】

### [0001]

【産業上の利用分野】本発明は、内部に高誘電率層を有 する多層アルミナ質配線基板及び半導体素子収納用バッ ケージに関する。

### [0002]

【従来技術】従来、例えば、半導体素子収納用バッケー 40 -ジでは、半導体IC(集積回路)は外来ノイズ令不要輻 射により誤動作を生じ易いため30~100ヵF程度の 容量を持ったセラミックコンデンサを電源側と接地側と の間に挿入することにより、フィズを吸収し誤動作を防 止していた。従来はこのコンデンサの接続をバッケージ とは別の外付けにより行なっていたため、実装密度の向 上を図ることができなかった。

【0003】このような欠点を解決したものとしては、 従来、アルミナを主成分とする絶縁層間に、両側にW取 いはMoからなる一対の電極層が形成され、かつ、アル 50 おいて、前記電極層が、前記高誘電率付与剤と同一材料

ミナ中に、W或いはMioからなる高誘電率付与剤が含有 された高誘電体層を介装した半導体素子収納用バッケー ジが知られている(特開昭62-169461号公報参 願)。このような半導体素子収納用バッケージでは、ア ルミナ車にW又はMoを添加することにより高誘電率層 の誘電率を向上することができる。

【0004】また、多層アルミナ質配線基板としては、 例えば、特関平3-87091号公報に関示されるよう に、両側にW又はMo等の高融点金属を主成分とするべ 10 ーストを塗布又は印刷してなる一対の電極層が形成さ れ、かつ、アルミナ中にW又はMoからなる高誘電率付 与剤が含有された高誘電体層を、アルミナを主成分とす。 る絶縁層間に介装した多層アルミア質配線基板が知られ ている。

#### 100051

【発明が解決しようとする問題点】しかしながら、この ような多層アルミナ質配線基板及び半導体素子収納用バ ッケージでは、電極層形成材料と高誘電率付与剤とが異 なる場合、例えば、電極層形成材料がMo、高誘電率付 つ、アルミナ中にW或いはMoからなる高誘電率付与剤 20 与剤がWの場合や電極層形成材料がW、高誘電率付与剤 がMioの場合には、電極層中の電極層形成材料が高調電 体層中に拡散し、電極間の絶縁抵抗が低下し、着しい場 台には、電極間がショートに至る虞があった。

> 【0006】これは、高誘電率付与剤と電極層形成材料 が異なる場合には、WとMoは全率固溶し、接触した場 台には容易に固溶体を形成するからであると考えられ る。また、高誘電率付与剤と電極層形成材料が異なる場 台には、特に、電極層形成材料が高誘電体層の短界相に 溶解鉱散し、非接触でも固溶体を形成するからであると

#### [0007]

【問題点を解決するための手段】本発明者等は、このよ うな問題点に対して充分に検討を行った結果、電極層を 形成する電極層形成材料と、高誘電体層中の高誘電率付 与剤を同一材料により構成することにより、電極層から 高誘電体層中へのWやMioの拡散を防止でき、高誘電体 層の絶縁性を保持することができることを見出し、本発 朝に至った。

【0008】また、本発明者等は、電極層を形成する電 極層形成材料W、Moと、高誘電率付与剤W、Moを異 なる材料により構成した場合でも、高誘電体層の厚みを 所定値以上とすれば、電極層から高誘電体層全体へのW やMioの拡散を防止でき、高誘電率層の絶縁性を保持す ることができることを見出し、本発明に至った。

【0009】即ち、本発明の多層アルミナ質配線墓板 は、アルミナを主成分とする絶縁層間に、両側にW豉い はMioからなる一対の電極層が形成され、かつ、アルミ ナ中にW或いはMoからなる高誘電率付与剤を含有させ た高誘電体層を介装してなる多層アルミナ質配線基板に を主成分としているものである。また、電極層が、高誘 電率付与剤と異なる材料を主成分とする場合、即ち、前 記高誘電率付与剤がWの場合前記電極層がMoを主成分 とし、取いは前記高誘電率付与剤がMoの場合前記電極

3

とし、取いば削配品商務等平行与剤がMのの場合削配等極層がWを主成分とする場合、前記高誘電体層の厚みを30μm以上としてなるものである。 【0010】さらに、本発明の半導体素子収納用バッケ

ージでは、アルミナを主成分とする絶縁層間に、両側に V或いはMoからなる一対の電極層が形成され、かつ、 アルミナ中にW或いはMoからなる高誘電率付与剤を含 有させた高誘電体層を介続してなる半導体素子収納用パッケージにおいて、前記電極層が、前記高誘電率付与剤 と同一材料を主成分としているものである。また、電極層が、高誘電率付与剤と異なる材料を主成分とする場合、即ち、前記高誘電率付与剤がWの場合前記電極層が Moを主成分とし、或いば前記高誘電率付与剤がMoの場合前記電極層がWを主成分とする場合、前記高誘電率付与剤がMoの場合前記電極層がWを主成分とする場合、前記高誘電体層の厚みを30μm以上としてなるものである。

【0011】本発明の多層アルミナ質配線基板及び半導 物等を0~1 体素子収納用バッケージでは、電極層を形成する材料と 26 を鐘布する。 して、W、Moがあり、高誘電率付与剤としては、W、 Moがあるが、本発明によれば、電極層形成材料と高誘 電率付与剤を同一材料により構成することが重要で、即 ち、高誘電体層の高誘電率付与剤がWである場合には電 極層はWから構成され、高誘電体層の高誘電率付与剤が Moである場合には電極層はMoから構成される。 智体層成形体の 管体層成形体の

【①①12】また、本発明によれば、מ極圏形成材料と 高誘電率付与剤を異なる材料により構成した場合。即 ち、前記高誘電率付与剤がWの場合前記電極圏がMoを 主成分とし、或いは前記高誘電率付与剤がMoの場合前 記電極圏がWを主成分とする場合には、高誘電体層の厚 みを30μm以上とすることが重要である。

【0013】このような多層アルミナ関配線基板及び半導体素子収納用バッケージは、アルミナを主成分とする 経線層間に高誘電体層を介装して構成されており、以下 のようにして形成される。

【0014】即ち、粒径 $6\mu$ m以下のアルミナ紛末を $8\sim96$ 宣置%と、 $S_1O_2$ ,MgO、Y, $O_3$ 等の希土類元素酸化物やアルカリ土類金属等の烧結助剤を $4\sim12$ 重置%と、必要に応じてF $e_3O_3$ , $C_{F_2}O_3$ ,M $nO_3$ T $_1O_2$ ,M $_0$ 或いはW等の着色材を $0.5\sim5$ 重量%添加混合し、これに例えば、ブチラールやアクリル等のバインダーを添加し、さらにトルエン等の溶剤を添加混合した後、ドクターブレード法等の公知の方法により、厚さ $0.2\sim1$ mmにシート化する。

【0015】とのようなグリーンシートを複数積層して 絶縁層成形体を作成する。

【0.0.1.6】また、粒径 $5\,\mu$ m以下のアルミナ紛末を6 高誘電体層の厚みを $3.0\,\mu$ m以上としたので、電極層形  $7\sim8.7$ 宣置%と、W、Moからなる高誘電率付与剤を 成材斜W、Moか高誘電体層全体に拡散することがな  $1.0\sim3.0$ 宣量%と、Si.O.,Mg.O.,Y.O.。等の 50 く、電極間の絶縁抵抗の低下を阻止するとともに、 **年**極

希土類元素酸化物やアルカリ土類金属等の焼結助剤を3~11重量%と、必要に応じてFe。○。,Cェ、○。,MnO、TiO。、Mo或いはW等の着色材を0.4~4.5重量%添加混合し、これに例えば、ブチラールやアクリル等のバインダーを添加し、さらにトルエン等の溶剤を添加複合した後、ドクターブレード法等の公知の方法により、厚さ20~60μmにシート化し、高誘電体層成形体を作成する。

▼載いはM o からなる一対の電極層が形成され、かつ、 【 0 0 1 7 】高誘電率付与剤を 1 0 ~ 3 0 重置%添加し アルミナ中にW載いはM o からなる高誘電率付与剤を含 10 たのは、1 0 重量%よりも少ないと誘電率向上の効果が 有させた高誘電体層を介続してなる半導体素子収納用パ 小さく、3 0 重量%よりも多いと電極層間の絶縁緩抗が ッケージにおいて、前記電極層が、前記高誘電率付与剤 大きくなる傾向にあるからである。

【0018】そして、この高誘電体層成形体及び絶縁層成形体にスルーホールを形成し、W、Mo等の高融点金属ペーストを充填する。この後、高誘電体層成形体の上下面に、高誘電体層成形体の高誘電率付与剤と同一の材料を90~100重置%、必要に応じて、Al。O。、SiO。、アルカリ土類金属、希土類金属及びその化合物等を0~10重置%添加含有してなる宮極層ペーストを除るする。

【0019】尚、上記手段において、密極層形成材料と 高誘電率付与剤を異なる材料により構成した場合には、 高誘電体層の厚みが30μm以上となるように、高誘電 体層成形体の厚みを設定する。

【0020】そして、宮極層ペーストが塗布された高端 空体層成形体を、総縁層成形体の間に介装し、所定圧力 で加圧して圧着する。この後、加湿した窒素、水素複合 ガス(還元性雰囲気)中で、1400~1700℃にお いて、1~2時間普通焼成することにより、絶縁層間に 36 誘電体層及び電極層が介装された多層アルミナ質配線基 板及び半導体素子収納用バッケージを得る。

【0021】尚、高誘電体層成形体は、上記のようなシートを複数作成し、これらのシートとW、Mo等の高融 点金属からなる電極層を交互に満層して構成しても良 い。このような場合には、静電容量の向上を図ることが できる。

[0022]

【作用】 本発明の多層アルミナ質配線基板及び半導体素 子収納用バッケージでは、電極層を、高騰電率付与剤と 40 同一科料により構成したので、W、Moの全率固溶がな く、電極層中の高融点金属W、Moが高騰電体層中に拡 散することがなく、電極間の高騰電体層の絶縁懸痕の低 下を阻止するとともに、電極層間のリーク電流を防止す ることが可能となる。

【0023】また、本発明では、電極層を、高熱電率付与剤と異なる特勢により構成した場合には、電極層中の電極層形成材料型、Moは高誘電体層中に拡散するが、高誘電体層の厚みを30μm以上としたので、電極層形成材料型、Moが高誘電体層全体に拡散することがなる。

**特開平6-85108** 

間のリーク電流を防止することが可能となる。

【0024】以下、本発明を次の例で説明する。 【0025】

【実施例】本発明の多層アルミナ質配線基板を図面を用いて詳細に説明する。

5

【0026】図1は、本発明の多層アルミナ質配線基板 の機断面図を示している。図において、多層アルミナ質 認識基板は、高誘導体層11と、この高誘導体層11を 快持するように積層された絶縁体層13より構成されて いる。高誘導体層11の上下には電極層15が形成され 10 電極層を形成する。 ている。

【00027】高誘電体層11は、先ず、高誘電体層成形体を作成することにより得られる。

【0028】原料粉末として、粒経3μmのアルミナ粉末を82重置%と、焼油助剤としてSiO。, CaO。M®Oを計8重量%と、W、Moからなる高調電率付与剤を10重置%添加し、混合し、これにブチラールからなるバインダーを添加し、さらにトルエンを添加混合した後、ドクターブレード法によりシート化し、高調電体層成形体を得る。

[0029] 一方、絶縁屠威形体を、粒径3μmのアルミナ粉末を92重置%と、締結助剤としてS<sub>1</sub>O₂, C aO、MgOを計8重置%と、ブチラールからなるバイ\* \*ンダーを添加し、さらにトルエンを添加複合した後、ド クターブレード法によりシート化し、絶縁層成形体を作 成する。そして、高誘電体層成形体及び絶縁層成形体に スルーホールを形成し、W、Mo等の高融点金属ペース トを充填する。

5

【0030】との後、高誘電体層成形体の上下面に、高 誘電体層成形体の高誘電率付与剤と同一の材料W、Mo を98重置%と、アルミナを主成分とする添加物を2重 置%含有してなる電極層ペーストをスクリーン印刷し、 毎個層を形成する。

【0031】そして、電極層ペーストが塗布された高誘 選体層成形体を、絶縁層成形体の間に介護する。との 後、加湿した窒素、水素混合ガス(還元性雰囲気)中 で、1400℃において2時間普通糖成し、本発明の多 層アルミナ質配線基板を得る。

【0032】ところで、本発明者等は、本発明の効果を 確認すべく、高誘電体層成形体の高誘電率付与剤の種類 や量および電極層の材料を変化させて、電極層間のリー ク電流、静電容量を測定した。この実験結果を表しに示 20 す。

[0033] [表1]

試料 No.	電極層	高誘電体層中の高 誘電率付与剤(wt %	リーク電流 (A)	静電容量 (n F)
* 1	W	Mo 10	>5 ×10 <sup>-6</sup>	測定不能
<b>*</b> 2	W	Mo 20	>5 ×10 <sup>-8</sup>	測定不能
* 3	Мо	W 10	>5 ×10-6	測定不能
* 4	Мо	W 20	>5 ×10 <sup>-6</sup>	測定不能
5	W	W 10	2.3 ×10 <sup>-9</sup>	3.1
в	W	W 20	2.7 ×10 <sup>-9</sup>	3.6
7	W	W 30	3.3 ×10 <sup>-0</sup>	4.2
8	Мо	Mo 10	2.8 ×10 <sup>-5</sup>	3. 4
9	Мо	Mo !5	3.4 ×10 <sup>-9</sup>	4. 1
10	Мо	Mo 20	5.9 ×10 <sup>-9</sup>	5.6

\*印は本発明の範囲外の試料を示す。 尚、電極層は主成分のみを示している。

【0034】尚、上記実施例では、電極形状を25mm×25mm×6μmとし、高誘電体層の厚み25μmとした。また、静電容置はQメータ(Y. H. P4342A)を用いて行い、1MHz, 1.0Vrmの条件で25℃において測定した。

【0.035】との表1の結果、高誘電体層の高誘電率付 50 みを測定したところ、いずれも $1.0\sim2.0~\mathrm{\mu\,m}$ であっ

与剤と同一材料で電極層を形成した場合には、静電容置も高く、リーク電流が小さいが、異なる材料で電極層を形成した場合には、リーク電流が5×10°A以上となり、静電容置は測定不能となった。尚、高誘電率付与剤と異なる材料で電極層を構成した試料の高誘電体層の厚と異なる材料で電極層を構成した試料の高減電体層の厚います。

**特開平6-85108** 

7

1c.

\*る。

【0036】また、本発明として、電極層を高誘電体層 成形体の高誘電率付与剤と異なる材料で構成するととも に、高誘電体層を30μm以上としたものがあるが、こ の実施機としては、高誘電体層成形体の高誘電率付与剤 と異なる材料を98重置%と、アルミナを主成分とする 添加物を2重量%含有してなる電極層ペーストを使用す る点と、高誘電体層が30μm以上となるように高誘電 体層成形体を作成する点以外は上記実施機と同一であ 【0037】そして、本発明者等は、この発明の効果も 確認すべく、高誘電体層成形体の高誘電率付与剤の種類 や量および電極層の材料、高誘電体層の厚みを変化させ て、電極層間のリーク電流、静電容量を測定した。この 実験結果を表とに示す。

8

[0038]

【表2】

試料 No.	電極層		本層中の高 寸与剤(vt%	誘魔体厚 み (μm)	リーク電流 (A)	静電容量 (nF)
* 1	W	Mo	15	20	>5 ×10 <sup>-6</sup>	測定不能
2	W	Мо	15	30	5 ×10 <sup>-9</sup>	5. 2
3	W	Mo	15	40	3.3 ×10 <sup>−θ</sup>	3.9
ą	W	Мо	15	50	2.1 ×10 <sup>-8</sup>	3.1
* 5	Мо	W	20	20	>5 ×10-6	測定不能
6	Мо	w	20	30	4.0 ×10 <sup>-9</sup>	3.1
7	Μo	w	20	40	2.4 ×10 <sup>-9</sup>	2.5
8	Мо	W	20	50	1.7 ×10 <sup>-9</sup>	2. 0

\*印は本発明の範囲外の試料を示す。 尚、電極層は主成分のみを示している。

[0039]尚、上記実施例では、電極形状を25mm ×25mm×6μmとし、高誘電体層の厚み25μmと した。また、各試料は、材料型、Moや高誘電体層の厚 30 みを変更するだけであり、他の条件は同一である。

【0040】との表2の結果、高誘電体層の高誘電率付与剤と異なる特料で電極層を形成し、高誘電体層の厚みを30μm以上とした場合には、静電容置も大きく、リーク電流が小さかった。一方、高誘電体層の厚みが30μmよりも薄い場合にはリーク電流が5×10~A以上となり、静電容量は測定不能となった。

【0041】また、上記実施例では、多層アルミナ質配 線基板について説明したが、半導体素子収納用バッケー ジもほぼ同様の方法で形成することができる。

【0042】尚、半導体素子収納用バッケージとしては、図2~図7に示すような構成がある。図2~図6はピングリッドアレイ(PGA)タイプのバッケージであり、図7はフラットバッケージである。

【0043】図2のパッケージは、半導体素子21の下面と上側電極層23が導体材料で接続されており、下側電極層25はスルーホールにより半導体素子21と接続されている。

【0044】図3のバッケージは、半導体素子21の下方には、高誘電体層27と電極層29が交互に積層され

ており、これらの電極層29はスルーホールにより半導体素子21と接続されている。

【0045】図4のパッケージは、半導体素子21の下方には、高誘電体層27の上下に電極層29が形成されており、これらの電極層29はスルーホールにより半導体素子21と接続されている。

【9046】図5のパッケージは、半導体素子21の下方には、高誘電体層27の上下に電極層29が形成されており、これらの電極層29はスルーホールにより半導体素子21と接続され、さらに、ピン31が下面に固定され、これらのピン31には、電極層29と接触しない状態で通過したスルーホールが接続されている。

40 【0047】図6のパッケージは、高誘電体層27と電 極層29が交互に満層されており、これらの電極層29 はスルーホールにより半導体素子21と接続され、さら に、半導体素子21はヒートシンク33に固定されている。

【0048】図7のパッケージは、ブラットパッケージであり、高誘電体層27と電極層29が交互に積層されており、これらの電極層29はスルーボールにより半導体素子21と接続されている。

[0049]

方には、高誘電体層27と電極層29が交互に積層され 50 【発明の効果】以上詳述した通り、本発明の多層アルミ

特開平6-85108

**弁賀配線基板及び半導体素子収納用バッケージでは、電** 極層を、高誘電率付与剤と同一材料により形成したの で、電極層中の高融点金属W,Moが高誘電率層中に拡 散することがなく、電極間の絶縁抵抗の低下を阻止する ことができ、高誘電率を保持することができる。

【①①50】また、本発明の多層アルミナ質配線基板及 び半導体素子収納用バッケージでは、電極層を、高誘電 率付与剤と異なる材料により形成すると、電極層中の電 極層形成材料W、Moは高誘電体層中に拡散するが、高 誘電体層の厚みを30μm以上としたので、電板層形成 19 他の実施例を示す縦断面図である。 材料型、Moが高誘電率層全体に拡散することがなく、 電極間の絶縁抵抗の低下を阻止することができ、高誘電 率を保持することができる。

【図面の簡単な説明】

【図1】本発明の多層アルミナ質配線基板を示す縦断面 図である。

\*【図2】本発明の半導体素子収納用バッケージの実施例 を示す縦断面図である。

【図3】本発明の半導体素子収納用バッケージの他の実 施例を示す縦断面図である。

10

【図4】 客発明の半導体素子収納用バッケージのさらに 他の実施例を示す縦断面図である。

【図5】 本発明の半導体素子収納用バッケージのさらに 他の実施例を示す縦断面図である。

【図6】 本発明の半導体素子収納用バッケージのさらに


【図?】本発明のフラット型の半導体素子収納用バッケ ージの実施例を示す縦断面図である。


【符号の説明】


11,27 高誘電体層


1.3 絕緣体層

15, 23, 25, 29 電極層












(7) 特開平6-85108





[図7]



\_\_\_\_\_\_

フロントページの続き